PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-134982

(43)Date of publication of application: 23.06.1986

(51)Int.CI.

G11C 7/00

(21)Application number: 59-256982

(71)Applicant: FUJITSU LTD

(22)Date of filing:

05.12.1984 (


(72)Inventor: KOBAYASHI KAZUYA

(54) MEMORY ACCESS CIRCUIT

(57) Abstract:

PURPOSE: To easily replace a memory access circuit with a highly integrated memory element, by switching output signals to address signals themselves and signals obtained by decoding the address signals in accordance with the logical level of an input terminal which controls output information.

CONSTITUTION: A selector circuit 13 switches the output of the highest two bits of an address signal whether they are outputted under the same condition or after they converted into signals obtained when the address signal is decoded. An LSI 1 using a memory element of a 4K × 1 bit constitution is an LSI for an address access series peripheral; circuit constituting a 16-K words memory, but it is designed in such a way that the LSI 1 can be replaced with a memory element of a 16K × 1 bit constitution immediately.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

図日本国特許庁(JP)

① 特許出願公開

母公開特許公報(A) 昭(

昭61 - 134982

௵Int.Cl.⁴

識別配号

庁内整理番号

③公開 昭和61年(1986)6月23日

G 11 C 7/00

6549-5B

客査請求 未請求 発明の数 1 (全4頁)

9発明の名称

メモリ・アクセス回路

和特 顧 昭59-256982

会出 图 . 昭59(1984)12月5日

@発明者 小林 和 弥 @出願人 富士通株式会社 川崎市中原区上小田中1015香地 富士通株式会社内

川崎市中原区上小田中1015番地

四代 理 人 弁理士 松岡 宏四郎

明 輝 書

1. 発明の名称

メモリ・アクセス団路

2、特許請求の額囲

メモリ素子アクセス用の出力端子と、譲出力端 子より出力する出力情報を制御する入力端子を備 え、終入力端子の論理レベルによって、前配出力 端子より出力する信号をアドレス信号をのもの、 または、終アドレス信号をデコードした信号に到 換え得るよう構成したことを特徴とするメモリ・ アクセス回路。

3. 発明の評糊な説明

[産業上の利用分野]

本発明は、メモリ素子へのアクセス信号を作成 するメモリ・アクセス回路に関する。

メモリ素子の集積度の向上は目覚しく、おおよ そ、4倍/3年の割合で高集積化が進み、それと ともに小容量の素子は製造が減少または中止とな る傾向がある。いわゆる素子の世代交替である。

しかし、これらの世代交替に対応して、効果的

に高集積化されたメモリ素子を供用するには、その周辺回路、特にアドレス・アクセス系の部分に 変更を起すことが多々ある。

また、近年、周辺回路そのもののLSI化が進んでくるに従って、メモリ電子の世代交替は、周辺回路用LSIの設計変更を伴うことになり、工数および費用の面で無視できなくなりつつある。

メモリ周辺回路用しSIの集積度の高度化が進行すると、これが開発に要する工数および費用は 非常に大きなものとなり、設計変更に対する負担 が大きくなってくる。

[従来の技術]

上記に載明したような事情があるにも拘わらず、 健来は、メモリのアドレス・アクセス系周辺回路 において、予めメモリ素子の世代交替に対して配 虚を施した設計の例は殆どない。

[発明が解決しようとする問題点]

第4回は、4K×1 ビット構成のメモリ素子を使用して、 16K目のメモリ・システムを構成した場合の要認回路器である。図において、1 はアドレ

ス・アクセス系周辺回路用しSI、 2.3、4.5 は4K×1 ピット構成のメモリ素子であり、 Ao ~ An はアドレス信号、図o ~図: はチップ・セレクト信号を示す。

ここに、チップ・セレクト信号が、反転信号となっているのは、通常チップ・セレクト入力は負 論理となっているからである。

第4回の回路構成において、メモリ素子の俄代交替に対して特に配慮を施してない、適常のメモリ・アクセス回路を使用したLSIによって構成しているものとし、 16Kビットのメモリ素子に置換えなければならなくなったが、メモリ・アクセス回路を含むLSIの変更は回避したい場合には、次のような方法が考えられる。

- (a) L S I 外部で、チップ・セレクト信号 "CS" を エンコードして、アドレス信号 A 12 , A 13 を作り 出す。
- (ii) 16Kビットメモリ素子として、4K×4 ビット等 多ピット構成のものを使用する。
- (c) 16X×1 ピット構成のメモリ幸子も間を使用し、

アドレス信号 Aiz Ais は使用しない。

しかしながら、これらの方法には、次のような 欠点がある。

即ち、(a)は、アクセス系に返延要素を付加することになる。(a)は、アクセス系LSIには変更を要しないが、デーク入力/データ出力系のLSIに大きな変更を要することになる。(c)は、経過措置として止むを得ない処置としても、如何にも無駄である。

以上裁判のように、約3年ごとに来るメモリ素子の世代交替の際に、メモリ周辺回路しSIを変更せずに、メモリ素子の電換えを行うことは、従来のメモリ・アクセス回路を使用したものでは、 後多の問題点がある。

予め、メモリ素子の世代交替を配益した設計と しては、例えば、上記の例において、予めしS! から Aiz, Aiz を出力信号として準健しておくこと が考えられるが、これは、LS!の入出力ピンを 無駄にすることになり、設計上の不都合な点とな

本発明は、上記の問題点を解析した、新規なメ モリ・アクセス回路を提供しようとするものであ る。

[問題点を解決するための手段]

上記問題点は、出力傷子より出力する出力情報 を関節する入力強子の論理レベルによって、出力 強子より出力する信号をアドレス信号をのもの、 または、アドレス信号をデコードした信号に切換 え得るよう構成した本発明のメモリ・アクセス回 路によって解決される。

「作用1

即ち、割割入力の論理レベルによって、出力値子から出力する信号として、アドレス信号をそのまま出力するか、または、アドレス信号の上位 8 ピット (4倍に高集役化したメモリ君子への置換えを配慮した場合)をデコードして、これをチップ・セレクト信号として出力するかの領換えができるようにしたものである。

[实施例]

以下第1页~第3页に示す実施例により、本発

明の要旨を具体的に説明する。

第1図は、本発明の一実施例の長部回路図であ る。全國を選じて同一の符号は、同一の対象物を 示す。

13 はセレクタ団路であって、制御入力の論理によって、アドレス信号の上位2ビットをそのまま出力するか、または、デコードして出力するかの切換えを行う。

LSI1は、4K×1 ピット構成のメモリ素子を使用して、16K 番のメモリを構成するアドレス・アクセス系周辺国路用しSIであるが、 16K×1 ピット構成のメモリ素子への置換えが、底ちに可能な設計となっている。

即ち、このしSIの入出力信号は、

- ① Ao ~ Au 出力 (共通)
- ② で。出力 または Aは出力
- ⑤ □ 出力・または Ais出力
- ④ 52 出力 または 53出力
- ⑤ ご3 出力 または 制御入力 CTL

上記の②~⑤の信号の切扱えは、⑤の割割入力

特開昭61-134982 (3)

の論理によって決り、論理 "0"を入力した場合には、②~④端子の出力信号は、 Aiz, Aiz および区出力となり、 16K×1 ピット構成のメモリ素子用となる。

®の信号増子は、で、出力、または、制御人力 CTL用となっており、入出力無用となっており、 第2図に示すような、疑似入出力増子の構成とす ることによって実現できる。

しかし、実際には、特別な制御入力機子を準備することは必ずしも必要ではない。即ち、しらうが高集積化するにつれて、内部回路の試験を行うため、スキャン・インノスキャン・アウトといって技法が用いられるのが通常であり、スキャン・イン信号を用いて内部回路をセットすることができるからである。

第3回は、第1回で示した回路を使用して 16K 頭のメモリを構成した回路構成プロック図である。 図の(4)は、48×1 ピットのメモリ着子を使用し た場合、(b)は 16K×1 ピットのメモリ紫子を使用した場合を示す。

[発明の効果]

以上説明のように本発明によって、周辺回路用 しSIの変更なしに、高築積化されたメモリ素子 への置換えを容易に行うことができるようになり、 その工業的効果は大きい。

4. 図面の簡単な説明

第1図は本発明の一実施例の要部回路図、 第2図は本発明の一実施例の制御入力回路図、 第3図は本発明を使用したメモリの回路構成プロック図、

第4団は代表的なメモリの要節回路図である。 図面において、

1 はアドレス・アクセス系しらし、

11はアドレス計算回路、

12はレジスタ、

13はセレクタ、

2, 3, 4 は4K×1 ピットのメモリ業子、


5 は 16K×1 ピットのメモリ素子、


Ao~ Auはアドレス信号、


で、で、一で、はチップ・セレクト信号、 CIL は制御信号、 をそれぞれ示す。

代理人 弁理士 松岡宝四郎









特開昭 61-134982(4)

